# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

ion: 2004年 3月26日

出願番号

Application Number: 特願 2 0 0 4 - 0 9 2 0 4 3

バリ条約による外国への出願 に用いる優先権の主張の基礎 となる出願の国コードと出願 番号

JP2004-092043

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is


出 願 人

三菱電機株式会社

Applicant(s):

2005年 4月20日

特許庁長官 Commissioner, Japan Patent Office





【盲烘白】 打 訂 麻 【整理番号】 549173JP01 【提出日】 平成!6年 3月26日 【あて先】 特許庁長官殿 【国際特許分類】 HOIL 25/18 【発明者】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内 【住所又は居所】 【氏名】 田牧 努 【発明者】 【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内 【氏名】 鈴木 拓也 【特許出願人】 【識別番号】 000006013 【氏名又は名称】 三菱電機株式会社 【代理人】 【識別番号】 100089118 【弁理士】 【氏名又は名称】 酒井 宏明 【手数料の表示】 【予納台帳番号】 036711 【納付金額】 21,000円 【提出物件の目録】 【物件名】 特許請求の範囲 【物件名】 明細書 1 【物件名】 図面 1

要約書 1

【物件名】

【官棋台】付訂胡小ツ彫四

#### 【請求項1】

高周波半導体と、この高周波半導体を表層接地導体に載置する多層誘電体基板と、この 多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える 高周波パッケージにおいて、

前記多層誘電体基板に、

前記高周波半導体のバイアス/制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第1の信号ピアと、

前記電磁シールド部材の外側に配設され、バイアス/制御信号用の外部端子に接続される第2の信号ピアと、

第1の信号ビアと第2の信号ビアを接続する内層信号線路と、

前記第1の信号ピア、第2の信号ピアおよび内層信号線路の周囲に配される内層接地導体と、

前記内層接地導体上であって、前記第1の信号ピア、第2の信号ピアおよび内層信号線路の周囲に配される複数のグランドピアと、

を備えるとともに、

前記内層信号線路に、前記高周波半導体で使用する高周波信号の実効波長の略 1 / 4 の長さを有する先端開放線路を設けるようにしたことを特徴とする高周波パッケージ。

#### 【請求項2】

高周波半導体と、この高周波半導体を表層接地導体に載置する多層誘電体基板と、この 多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える 高周波パッケージにおいて、

前記多層誘電体基板に、

前記高周波半導体のバイアス/制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第1の信号ピアと、

前記電磁シールド部材の外側に配設され、バイアス/制御信号用の外部端子に接続される第2の信号ピアと、

第1の信号ビアと第2の信号ビアを接続する内層信号線路と、

前記第1の信号ピア、第2の信号ピアおよび内層信号線路の周囲に配される内層接地導体と、

前記内層接地導体上であって、前記第1の信号ピア、第2の信号ピアおよび内層信号線路の周囲に配される複数のグランドピアと、

を備えるとともに、

前記内層信号線路に、前記高周波半導体で使用する高周波信号の通過を抑えるローバスフィルタを設けるようにしたことを特徴とする高周波バッケージ。

#### 【請求項3】

高周波半導体と、この高周波半導体を表層接地導体に載置するとともに前記表層接地導体に接続される内層接地導体を有する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて

前記多層誘電体基板に、

前記高周波半導体のバイアス/制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第1の信号ピアと、

前記電磁シールド部材の外側に配設され、バイアス/制御信号用の外部端子に接続される第2の信号ピアと、

第1の信号ビアと第2の信号ビアを接続する内層信号線路と、

前記第1の信号ピアよりも高周波半導体に近い側に配設され、前記内層接地導体に接続される複数のグランドピアからなる第1のグランドピア列と、

前記第1の信号ピアと前記第2の信号ピアとの間に配設され、前記内層接地導体に接続される複数のグランドピアからなる第2のグランドピア列と、

で明え、

前記第1のグランドピア列と第2のグランドピア列との間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/2未満とするとともに、

前記第1および第2のグランドピア列における各グランドピアの隣接間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/2未満とすることを特徴とする高周波パッケージ。

### 【請求項4】

高周波半導体と、キャピティが形成され、前記高周波半導体をキャピティの底面に形成された表層接地導体に載置するとともにこの表層接地導体に接続された内層接地導体を有し、前記キャピティを形成する側壁が非接地である多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、

前記多層誘電体基板に、

前記高周波半導体のバイアス/制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第1の信号ビアと、

前記電磁シールド部材の外側に配設され、パイアス/制御信号用の外部端子に接続される第2の信号ピアと、

第1の信号ビアと第2の信号ビアを接続する内層信号線路と、

前記第1の信号ピアよりも高周波半導体に近い側であってかつ前記キャピティを形成する前記多層誘電体基板の側壁近傍に配設され、前記内層接地導体に接続される複数のグランドピアからなる第1のグランドピア列と、

前記第1の信号ピアと前記第2の信号ピアとの間に配設され、前記内層接地導体に接続される複数のグランドピアからなる第2のグランドピア列と、

を備え、

前記第1のグランドピア列と第2のグランドピア列との間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/2未満とするとともに、

前記第1および第2のグランドピア列における各グランドピアの隣接間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/2未満とすることを特徴とする高周波パッケージ。

#### 【請求項5】

前記第1のグランドピア列の各グランドピアは、ピアの一部が多層誘電体基板の側壁に露出していることを特徴とする請求項4に記載の高周波バッケージ。

#### 【請求項6】

高周波半導体と、キャビティが形成され、前記高周波半導体をキャビティの底面に形成された表層接地導体に載置するとともにこの表層接地導体に接続された内層接地導体を有する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、

前記多層誘電体基板に、

前記高周波半導体のバイアス/制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第1の信号ピアと、

前記電磁シールド部材の外側に配設され、バイアス/制御信号用の外部端子に接続される第2の信号ピアと、

第1の信号ピアと第2の信号ピアを接続する内層信号線路と、

前記キャピティを形成する多層誘電体基板の側壁に形成される側壁グランドバターンと

前記第1の信号ピアと前記第2の信号ピアとの間に配設され、前記内層接地導体に接続される複数のグランドピアからなるグランドピア列と、

を備え、

前記側壁グランドバターンとグランドピア列との間隔を、前記高周波半導体で使用する 高周波信号の実効波長の1/2未満とするとともに、

別記ノフントも1別にわける仕ノフントも1%煙技用物で、別心同内仪十等件で仄用9 る高周波信号の実効波長の1/2未満とすることを特徴とする高周波パッケージ。

## 【請求項7】

高周波半導体と、キャピティが形成され、前記高周波半導体をキャピティの底面に形成 された表層接地導体に載置するとともにこの表層接地導体に接続された内層接地導体を有 し、前記キャピティを形成する側壁が非接地である多層誘電体基板と、この多層誘電体基 板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波バッケ ージにおいて、

前記高周波半導体のパイアス/制御信号用端子に接続され、前記電磁シールド部材の内 側に配設される第1の信号ピアと、

前記電磁シールド部材の外側に配設され、パイアス/制御信号用の外部端子に接続され る第2の信号ピアと、

第1の信号ピアと第2の信号ピアを接続する内層信号線路と、

前記第1の信号ピアと前記第2の信号ピアとの間に配設され、前記内層接地導体に接続 される複数のグランドピアからなるグランドピア列と、

前記側壁とグランドピア列との間隔を、前記高周波半導体で使用する高周波信号の実効 波長の1/4未満とするとともに、

前記グランドピア列における各グランドピアの隣接間隔を、前記高周波半導体で使用す る高周波信号の実効波長の1/2未満とすることを特徴とする高周波パッケージ。

#### 【請求項8】

前記多層誘電体基板の表面における前記電磁シールド部材から前記側壁までの部分に、 誘電体が露出された領域を形成したことを特徴とする請求項4~7のいずれか一つに記載 の高周波パッケージ。

## 【請求項9】

前記第2のグランドピア列またはグランドピア列は、前記電磁シールド部材が前記多層 誘電体基板と当接する箇所の直下に配置されることを特徴とする請求項3~8のいずれか 一つに記載の高周波パッケージ。

## 【請求項10】

前記第1の信号ピアは、多層誘電体基板の表層に形成された導体バッドに接続され、導 体バッドは、誘電体が露出された領域を挟んで周囲の一部または全てを表層接地導体で囲 まれることを特徴とする請求項1~9のいずれか一つに記載の高周波バッケージ。

#### 【請求項11】

裏面にグランド端子およびバイアス/制御信号用端子を有する高周波半導体と、この高 周波半導体が表層にフリップチップ実装される複数の導体バッド、前記グランド端子が接 続される内層接地導体を有する多層誘電体基板と、この多層誘電体基板の表層の一部およ び前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、

前記多層誘電体基板に、

前記高周波半導体のパイアス/制御信号用端子に接続される複数の信号ピアと、

前記複数の信号ピア間を接続する内層信号線路と、

前記内層接地導体に接続され、前記信号ピアを囲む複数のグランドピア列と、 を備え、

信号ピアを挟むグランドピア列間の間隔を、前記高周波半導体で使用する高周波信号の 実効波長の1/2未満とすることを特徴とする高周波パッケージ。

## 【請求項12】

請求項1~12のいずれか一つに記載の高周波パッケージであって、前記高周波半導体 は、周波数変調された送信波を送信処理する送信系回路および目標から跳ね返ってくる受 信波を受信処理する受信系回路を備える高周波パッケージと、

高周波パッケージとの前記高周波半導体との間で送信波および受信波を入出力する導波 管端子と、

同四双ハッノニンの同四双十等件にハコノへはつで広和し、同四双十等件にの同で回避 信号を授受し、高周波半導体から出力される送信波を変調制御する制御回路と、

を備えることを特徴とするレーダモジュール。

#### 【請求項13】

請求項12に記載のレーダモジュールと、

前記レーダモジュールの導波管端子を介して入出力される高周波信号を送受信するアンテナと、

前記高周波パッケージの受信系回路の出力を中間周波数信号に変換する電子回路と、 該電子回路で変換された中間周波数信号に基づいて目標までの距離、相対速度を演算す る信号処理基板と、

を備えるレーダ装置。

自然句』叨和官

【発明の名称】高周波パッケージ、レーダモジュールおよびレーダ装置

【技術分野】

[0001]

本発明は、マイクロ波帯またはミリ波帯などの高周波帯で動作する高周波半導体を搭載する高周波パッケージ、該高周波パッケージを用いたレーダモジュールおよびレーダ装置に関し、さらに詳しくは高周波半導体から発生される高周波信号の外部への漏洩を抑止することが可能な高周波パッケージ、該高周波パッケージを用いたレーダモジュールおよびレーダ装置に関するものである。

【背景技術】

[0002]

車載ミリ波レーダは、ミリ波帯の電磁波を使用し、前方の車両との距離、相対速度の検知によって、クルーズコントロールや衝突不可避時のドライバーへの被害軽減などの安全性対策に適用されている。このような車載ミリ波レーダでは、送信信号を得るために、低い周波数から逓倍する方式が多いが、この場合、多くの周波数成分がモジュール内に存在するため、海外のEMI規格(FCC等)を満足するのが非常に困難となっている。

[0003]

車載ミリ波レーダにおいて、レーダモジュールは、通常、レーダ装置用の高周波半導体が搭載された高周波パッケージ、この高周波パッケージにバイアス信号および制御信号を供給する制御/インタフェース基板、および導波管などを備えて構成されるが、上記のEMI規格を満足させるために、従来は、レーダモジュール全体を金属カバーで覆うよう構成することが多い。

[0004]

しかしながら、レーダモジュール全体を金属カバーで覆うように構成した場合、高価な 筐体等が必要となるため、低コスト化のためにも、高周波パッケージ内で、上記のEMI 規格を満足するような対策が望まれている。

[0005]

特許文献1では、金属製のベース部材上に、高周波信号用集積回路部品および誘電体基板を実装し、誘電体基板上にマイクロスリップラインを形成し、これらを金属製のフレーム部材および蓋部材で覆うようにしており、ベース部材に実装される高周波信号用集積回路部品は、バイアス端子を介してバイアスが供給される。

[0006]

【特許文献1】特開2000-31812号公報

【発明の開示】

【発明が解決しようとする課題】

[0007]

上記従来技術では、高周波パッケージを金属ベース、金属製フレーム部材、金属の蓋部材で囲むようにしているので、外部への高周波成分の漏洩はある程度は抑制されるが、パイアス端子を介して漏れる高周波成分に関しては、何の対策もされていない。このため、高周波パッケージ内の誘電体基板、バイアス端子に電磁結合した不要波である高周波成分がバイアス端子を介してそのまま外部に放射されてしまうという問題がある。

[0008]

本発明は、上記に鑑みてなされたものであって、外部への高周波成分の漏洩を高周波パッケージ内で抑止するようにして、低コストで高周波シールド性能の高い高周波パッケージ、レーダモジュールおよびレーダ装置を得ることを目的とする。

【課題を解決するための手段】

[0009]

上述した課題を解決し、目的を達成するために、本発明は、高周波半導体と、この高周波半導体を表層接地導体に載置する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、

#### [0010]

この発明では、バイアス/制御信号用の内層信号線路に、高周波半導体で使用する高周波信号の実効波長の略1/4の長さを有する先端開放線路(オープンスタブ)を設けるようにしており、これにより多層誘電体基板の表層の誘電体層などから高周波成分が多層誘電体基板に進入してバイアス/制御信号用の信号ピアあるいは内層信号線路に電磁結合したとしても、この高周波成分は、先端開放線路の箇所で反射され、先端開放線路の先まで通過することを抑止することができる。

#### [0011]

つぎの発明では、高周波半導体と、この高周波半導体を表層接地導体に載置するとと語で前記表層接地導体に接続される内層接地導体を変層誘電体基板と、この多層問波半導体を変層誘電体基板と、この高周波半導体を変層誘電体基板と、この高周波半導体を変層誘電体基板と、この高周波半導体を変層誘電体基板と、この高周波半導体の表層の一部および前記高周波半導体を変う電磁シールド部材とを備える高周波半導体のバイアス/制御信号ピアと、前記電磁シールド部材の内側に配設される第1の信号ピアと、第1の信号ピアと第2の信号ピアを接続される第3のの信号ピアと、第1の信号ピアと第2の信号ピアを接続される複数と、前記第1のの信号ピアと前記第2の信号ピアよりも高周波半導体に近い側に配設され、前記内層接地導体に接続される複数のグランドピアからなる第2のグランドピア列とを備え、前記第1のグランドピア列との間に配設され、前記第1のグランドピア列との間に配設され、前記第1のグランドピア列との間に配設され、前記第1のグランドピア列とのがランドピア列との間に配設され、前記第1のグランドピア列との間に記録となるとともに、前記第1のグランドピア列とのがランドピア列との間における高周波信号の実効波長の1/2未満とするようにしている。

#### [0012]

この発明によれば、第1のグランドピア列と第2のグランドピア列との間隔を高周波半導体で使用する高周波信号の実効波長の1/2未満とすることにより、多層誘電体基板内でのグランドピア列に沿った方向への高周波成分の進入を抑圧する。また、第1および第2のグランドピア列における各グランドピアの隣接間隔を、高周波半導体で使用する高周波信号の実効波長の1/2未満とすることにより、多層誘電体基板内でのグランドピア列に垂直な方向への高周波成分の進入を抑圧する。

#### 【発明の効果】

#### [0013]

この発明によれば、バイアス/制御信号用の内層信号線路に、高周波半導体で使用する高周波信号の実効波長の略1/4の長さを有する先端開放線路を設けるようにしており、多層誘電体基板内に進入した高周波成分は、先端開放線路の箇所で反射され、先端開放線路の先まで通過することを抑止することができるので、高周波成分の高周波バッケージ外部への漏洩を確実に抑止することができる。このように、高周波バッケージ内部で、高周波成分の高周波バッケージ外部への漏洩を抑止することができるので、製造コストを低減することができる。

#### [0014]

次の発明によれば、第1のグランドピア列と第2のグランドピア列との間隔を高周波半導体で使用する高周波信号の実効波長の1/2未満とすることにより、多層誘電体基板内でのグランドピア列に沿った方向への高周波成分の進入を抑圧するとともに、第1および

第2007001 により、別においるロックでと、の解技間隔で、同心以下等性で医用する同 周波信号の実効波長の1/2未満とすることにより、多層誘電体基板内でのグランドピア 列に垂直な方向への高周波成分の進入を抑圧するようにしている。これにより、この発明 によれば、多層誘電体基板内の信号ピアあるいは内層信号線路への高周波信号の結合を抑 圧することができ、これら信号ピア、内層信号線路、外部端子を経由して不要波が高周波 パッケージの外部に放射されることを抑止することができる。

## 【発明を実施するための最良の形態】

[0015]

以下に、本発明にかかる高周波パッケージ、レーダモジュールおよびレーダ装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

[0016]

実施の形態1.

図1~図19に従って本発明の実施の形態1について説明する。図1は本発明を適用するレーダ装置1の機能プロック図を示すものである。まず図1に従って、レーダ装置1の機能的な内部構成について説明する。

[0017]

このレーダ装置 l は、ミリ波帯(例えば 7 6 G H z )の電磁波を使用し、前方の目標物(車両など)との距離および相対速度を検知する機能を有する F M - C W レーダである。 F M - C W レーダは、前方に向けて放射した電波が目標物(先行車両)にあたって跳ね返ってくる受信波と送信波との差からピート周波数を求め、そのピート周波数を使って目標までの距離および相対速度を算出するものである。

[0018]

図1において、レーダ装置1は、高周波パッケージ2、高周波パッケージ2内の各種高周波半導体素子を駆動制御する制御回路3、マイクロコンピュータ(以下マイコン)4およびビデオアンプ5を含むレーダモジュール6と、送受信アンテナが形成されたアンテナ基板7と、外部機器と接続されて各種信号処理を行う信号処理基板8とを備えている。

[0019]

信号処理基板8は、本レーダ装置1の全体の制御を行う機能を有するとともに、ビデオアンプ5から得られるビデオ信号に基づいてFFT(高速フーリエ変換)等の周波数解析処理を行うことにより、目標物との距離及び相対速度などを演算する。演算された目標物との距離及び相対速度は、外部機器に送信される。また、信号処理基板8から制御回路3に受信機のチャネル切替信号が入力される。また、信号処理基板8を介して外部から電源が入力される。

[0020]

マイコン4は、信号処理基板8と制御信号の授受を行うとともに、信号処理基板8からの指令にしたがって制御回路3を制御する。制御回路3は、高周波パッケージ2に対しパイアス電圧、制御信号、変調信号などを出力する。

[0021]

高周波パッケージ2は、発振器(VCO)30と、増幅器31と、電力分配器32と、 逓倍器33と、増幅器34と、導波管端子などで構成される送信端子35と、複数の受信 端子36と、複数の受信導波管端子36に対応した数のチャンネルを有するスイッチ(S PNT)37と、低雑音増幅器(LNA)38と、偶高調波ミクサ(MIX)39とを備 えている。なお、高周波パッケージ2の大きさは、例えば、10~40mm角である。

[0022]

つぎに、動作について説明する。発振器30は周波数変調された高周波信号を出力し、増幅器31はこの出力を電力増幅する。電力分配器32は、増幅器31の出力を2方向に電力分配する。逓倍器33は、この電力分配器32の一方の出力を受け、その周波数を2逓倍し、出力する。増幅器34は、逓倍器33の出力を電力増幅し、送信端子35に向けて送信信号を出力する。この送信信号は、例えば導波管などの導波路を介してアンテナ基

似しい区后(つ))に区り4に、区后(つ))がり土間に温物で4にる。

[0023]

アンテナ基板7の受信アンテナは、目標から反射してくる受信波を受信する。受信アンテナから出力された受信波は複数の受信端子36を介してスイッチ37に入力される。スイッチ37は、複数の受信端子36が接続される受信アンテナから得られる受信信号のち、制御回路3からのスイッチ37の出力を低雑音増幅する。偶高調波ミクの39は、電力分配器38はスイッチ37の出力を低雑音増幅する。偶高調波ミの出力を通過させる。増幅器38はスイッチ37の出力を低和で表を増幅器38の出力される高周波信号の2倍周波数の信号と増幅器38の出力は、変数の和及び差の周波数を有するピデオ信号を出力する。信号処理基板8に出力する。信号処理基板8は、ピデオアンプラから得られるピデオ信号に基づいてFFT(高速フーリエ変換)等の周波数解析処理を行うことにより、目標物との距離及び相対速度などを演算する。演算された目標物との距離及び相対速度は、外部機器に送信される。

[0024]

なお、ビデオアンプ5は、高周波パッケージ2の外部に実装している。これは、ビデオアンプ5が低周波(k~MHz)で動作する回路であり、回路規模が大きいため、高周波パッケージ2内に実装した場合、高周波パッケージ2が大型化するためである。

[0025]

つぎに、図2〜図4に従って、レーダ装置1の構造的な全体構成について説明する。図2は、レーダ装置1の外観構成を示す斜視図である。図3はレーダ装置1の内部構成を示すもので、図1のI-I断面図である。図4はレーダモジュール6の外観構成を示す斜視図である。

[0026]

図2および図3に示すように、レーダ装置1は、レーダモジュール6と、信号処理基板8と、これらレーダモジュール6および信号処理基板8をネジ9などによって収容固定する上面が開口された矩形状のケーシング10と、ケーシング10の上部に固定されてレーダモジュール6に搭載されたアンテナ基板7を保護するレドーム12と、信号処理基板8への電源供給線、入出力信号線などを含むケーブル13を接続するためのコネクタ14と、レーダモジュール6と信号処理基板8との間を電気接続するための接続ケーブル15などを備えている。

[0027]

レーダモジュール 6 は、図 3 および図 4 に示すように、送信端子 3 5 , 受信端子 3 6 に接続される導波管 1 6 が形成された導波管プレート 1 7 と、導波管プレート 1 7 の下面 (レドーム 1 2 側) に搭載されたアンテナ基板 7 と、導波管プレート 1 7 の上面に搭載される高周波パッケージ 2 と、図 1 の制御回路 3 あるいはマイコン 4 などを構成する電子回路 1 9 などが搭載されるモジュール制御基板 (制御/インタフェース基板ともいう) 2 1 とを備えている。図 3 においては、高周波パッケージ 2 の構成要素として、接地されている金属製のキャリア 2 2 , 多層誘電体基板 2 3 およびシールリング 2 4 、カバー 2 5 などが示されている。

[0028]

つぎに、図5はカバー25を除去した状態での高周波バッケージ2を示す平面図であり、図6は、図5の概略B-B断面図である。図5および図6に示すように、導波管16が形成された導波管プレート17上には、接地されている金属製のキャリア22と、制御回路3およびマイコン4などを構成する電子回路19などが搭載されるモジュール制御基板21とが搭載されている。キャリア22にも導波管27が形成され、キャリア22は、フランジ28に形成されたネジ孔26aにネジ26を挿入することによって導波管プレート17に固定されている。キャリア22上には、多層誘電体基板23が搭載されており、この多層誘電体基板23の中央部には、1~複数(この場合2個)の凹部、すなわちキャビティ40が形成されている。

[0029]

TYC,140の原岡(上岡) 41 上には、回1の同周収パッパーンと内に占よれる収数の高周波半導体 (MMIC) 43 が収容されている。ここで云う高周波半導体 43 は、図1の高周波パッケージ 2内に含まれる発振器 (VCO) 30、増幅器 31、電力分配器 32、逓倍器 33、増幅器 34、スイッチ (SPNT) 37、低雑音増幅器 (LNA) 38、または偶高調波ミクサ (MIX) 39の総称である。

### [0030]

図5に示すように、一方の(図示上側)キャビティ40には、スイッチ(SPNT)37、低雑音増幅器(LNA)38、または偶高調波ミクサ(MIX)39などの受信系高周波半導体が収容され、他方の(図示下側)キャビティ40には、発振器(VCO)30、電力分配器32、逓倍器33などの送信系高周波半導体が収容されている。なお、図1に示す増幅器31、34、38についてもいずれかのキャビティ40に収容されているが、これら増幅器31、34、38についての図示は便宜上省略している。

#### [0031]

多層誘電体基板23上には、高周波半導体43から外部への不要放射をシールドする金属製の枠形状のシールリング24が搭載され、さらにシールリング24上にはカバー25が設けられている。カバー25の裏面には、電磁波吸収体29(図7参照)が接着されている。シールリング24およびカバー25によって、多層誘電体基板23の表層の一部および高周波半導体43を覆う電磁シールド部材を構成している。

#### [0032]

図5に示すように、2つのキャビティ40を画成するためのシールリング24 ′には、フィードスルー42が設けられており、上側のキャビティ40に収容された偶高調波ミクサ (MIX)39と下側のキャビティ40に収容された電力分配器32との間はフィードスルー42およびマイクロストリップ線路45によって接続されている。フィードスルー42は、信号ピンあるいはマイクロストリップ線路を誘電体で覆うように構成され、これにより各キャビティ40では気密状態を保持したまま、2つのキャビティ40間で高周波信号が伝送される。図5において、符号46は、マイクロストリップー導波管変換器である。

## [0033]

また、多層誘電体基板23側には、高周波半導体43にバイアス電圧を供給したり、制御信号を入出力するための導体バッド(以下、バイアス/制御信号用バッドという)50が設けられている。高周波半導体43側にも、導体バッド(バイアス/制御信号用端子)49が設けられている。バイアス/制御信号用バッド50と高周波半導体43の導体バッド49との間、あるいは高周波半導体43とマイクロストリップ線路45との間などは、金などで構成されるワイヤ44によってワイヤボンディング接続されている。なお、ワイヤ44による接続に代えて、金属バンプあるいはリボンによってこれらの接続をとるようにしてもよい。

#### [0034]

シールリング24の外側の多層誘電体基板23上には、外部端子51が設けられている。外部端子51は、多層誘電体基板23内に形成された信号ピア65(信号スルーホール)及び内層信号線路60を介してシールリング24の内側の多層誘電体基板23上に設けられたバイアス/制御信号用バッド50と電気的に接続されている。これらの外部端子51は、図6に示すように、ワイヤ41を介してモジュール制御基板21上に形成された外部端子52などに接続されている。図6において、内層信号線路60には、抵抗膜80が付着されており、この抵抗膜80によって、内層信号線路60を介した高周波成分(不要波)の外部への漏洩を抑制するようにしている。この抵抗膜80に関しては、後で詳述する。

#### [0035]

図7は、高周波パッケージ2の多層誘電体基板23内のピア構造(スルーホール構造)を詳細に示す図である。図7においては、バイアス/制御信号用ピア(以下信号ピアという)65は、白抜きで示し、グランドピア75はハッチング付きで示している。この場合

[0036]

キャピティ40の側壁(多層誘電体基板23の第1~第2層の側壁面)55は、この場合、誘電体が露出された状態にある。多層誘電体基板23の第1層の表層(上面層)には、1~複数のバイアス/制御信号用バッド50がもうけられているが、これらバイアス/制御信号用バッド50の周囲の誘電体が露出された部分56以外は、表層接地導体としてのグランドバターン57が形成されており、表層を介して多層誘電体基板23の内部に不要波が進入することを防止している。

[0037]

多層誘電体基板23の第1層および第2層におけるシールリング24の直下近傍には、高周波半導体43から発生する高周波成分をシールドするための複数の(この場合3列)RFシールドピア75bが設けられている。なお、3列のRFシールドピア75bは、紙面に垂直な方向にも複数個並べられている。多層誘電体基板23の第1層および第2層中で、キャピティ40の側壁55からRFシールドピア75bが設けられている箇所までの領域をキャピティ側縁部71と呼称する。また、キャピティ側縁部71の表層に設けられるグランドバターン57を側縁部表層グランドバターンと呼ぶこととする。RFシールドピア75bは、側縁部表層グランドバターン57および多層誘電体基板23の内層に形成された内層接地導体70に接続されている。

[0038]

シールリング24の内側に配置されるバイアス/制御信号用バッド50は、1~複数の信号ピア65および1~複数の内層信号線路60を介してシールリング24の外側に配置される外部端子51と接続されている。信号ピア65の周囲には、誘電体を挟んで複数のグランドピア75cによって信号ピア65からの電界をシールドしている。

[0039]

図7においては、内層接地導体70として、第2層と第3層との間、第4層と第5層との間、第6層と第7層との間、第8層と第7層との間の内層接地導体を便宜上示しているが、内層接地導体は70は、基本的には、図8-1~図8-4および図9に示すように、ベタグランド層として全ての層間に設けられている。

[0040]

図8-1~図8-4は、図7において左側に配置された2つの信号ピア65の周辺の様子を各層間において示したものである。図8-1(面A)は第2層と第3層との間の状況を示すもので、図8-2(面B)は第6層と第7層との間の状況を示すもので、図8-3(面B)は、第B7層との間の状況を示すもので、図B4(面B5)は、第B8層との間の状況を示すものである。

[0041]

図8-1 (面A) および図82 (面B) においては、2つの信号ビア65の周りには、誘電体61を挟んで複数のグランドビア75および内層接地導体70が配置されている。図8-3 (面C) においては、2つの信号ビア65と、これら2つの信号ビア65間を接続する内層信号線路60とが配置されており、これら信号ビア65および内層信号線路60の周りには、誘電体61を挟んで複数のグランドビア75さらには内層接地導体70が配置されている。さらに、内層信号線路60には、外部への高周波成分の漏洩を抑制するための抵抗膜80が付着されており、また、内層信号線路60には、オープンスタブ83が形成されている。図8-4 (面D) においては、信号ビア65および内層信号線路60

ル゙癿但てALしわりり、ノノントCIIUのよび門間技地等件IVツめA゙癿但でALしいる。

#### [0042]

図9は、任意の層の配線パターンの一例を示すものである。図9に示すように、信号ピア65の周りには、誘電体61を挟んで複数のグランドピア75さらには内層接地導体70が配置されている。また、内層信号線路60が存在する箇所では、信号ピア65に接続された内層信号線路60の周囲には、誘電体61を挟んで、複数のグランドピア75さらには内層接地導体70が配置されている。図9においても、内層信号線路60には、外部への高周波成分の漏洩を抑制するための抵抗膜80が付着されている。

#### [0043]

ここで、図6~図9に示す本高周波パッケージ2は、以下に示す3つの特徴的な構成(a)~(c)を備えている。

#### [0044]

(a) 図6~図9に示すように、内層信号線路60の上面および下面のうちの少なくとも一方の面に、抵抗膜80を設ける。これにより、キャビティ40の側壁55あるいはバイアス/制御信号用バッド50の周囲の誘電体56を介して進入して信号ピア65あるいは内層信号線路60に結合した不要波(高周波成分)を表皮効果により抵抗体で吸収させるとともに、バイアス用のDC電圧あるいは制御信号用の低中周波信号は電圧降下なく通過させる。このような構成により、信号ピア65あるいは内層信号線路60、外部端子51を経由して高周波バッケージ2の外部に放射される不要波を抑圧する。

#### [0045]

(b) キャピティ側縁部 7 1 における側壁 5 5 の近傍に、複数のグランドピア (側壁 グランドピアともいう) 8 1 が側壁 5 5 に沿った方向(図 7 の紙面に垂直な方向、以てでから方向という)に並べられている 1 列の側壁グランドピア列 8 2 を設ける。そいドリの側壁グランドピア列 8 2 と、信号ピア 6 5 を挟んで最短距離にあるRFシールドピア 7 5 b からなるピア 8 4 (信号ピアから最短距離にある複数のRFシールドピア 7 5 b からなるピアと側隔を、高周波バッケージ 2 内にて使用する同胞 2 における各グランドピアの側壁 5 5 のにより、ちゃピティ 4 0 の側壁 5 5 ので設定している。また、各グランドピア列 8 2 、8 4 における各グランドピアと値をして設定している。これにより、キャピティ 4 0 の側壁 5 5 の不要波の進入を抑圧するとともに、不要波の直ることができる。たたえらははも、奥行き方にはないイアス/制御信号用パッド 5 0 の周囲の誘電体 5 6 さらにはも、奥行き方のには 4 7 アス/制御信号用パッド 5 0 の周囲の誘電体 5 6 さらには 5 量所に 4 でを介して不要波が多層誘電体基板 2 3 内に 6 号には 5 のの高間 6 ののの話論 1 とを介して不要波が高間波パッケージ 2 の外部に放射されることを抑止することが 高間波パッケージ 2 の外部に放射されることをから、高間波パッケージ 2 の外部に放射されることをから、1 における 1 にお

#### [0046]

(c) 図7および図8に示すように、内層信号線路60には、高周波パッケージ2内にて使用する高周波信号の実効波長 $\lambda$ 8の $1/4\pm10$ %の長さを有する先端開放線路(オープンスタブ)83を設ける。このようなオープンスタブ83を設けるようにしているので、キャビティ40の側壁55あるいはバイアス/制御信号用パッド50の周囲の誘電体56を介して信号ピア65あるいは内層信号線路60に結合した不要波をオープンスタブ83より先まで通る3の箇所で反射することができ、これにより不要波がオープンスタブ83より先まで通過することを抑圧し、外部端子51を介した外部への高周波成分の漏洩を抑止することができる。

#### [0047]

このように本高周波パッケージ2においては、上記した特徴的な構成(a)~(c)を備えることにより、本高周波パッケージ2内において不要波の外部への放射を抑制するようにしている。

#### [0048]

以下、図10~図19を用いて、本発明の要部である上記特徴的な構成(b)(c)に

プいく計
型する。 四10は、四0、四0のついは四(にかした同四政ハッノーン 4 で間半化して示したものであり、図5に示した2つのキャピティ40のうちの一方のキャピティ40を有する高周波パッケージ2を示している。図11は、図10のAーA線で切断した状態を示したものである。図10では、カバー25を取り去った状態を示している。

### [0049]

図10において、高周波パッケージ2は、前述したように、接地されている金属製のキャリア22、多層誘電体基板23、シールリング24、キャピティ40、フィードスルー42、高周波半導体43、ワイヤ44、マイクロストリップ線路45、パイアス/制御信号用パッド50、外部端子51、パイアス/制御信号用パッド50の周囲の誘電体56、多層誘電体基板23の表面に形成されたグランド57などを備えている。

### [0050]

高周波パッケージ2には外部端子51が設けられ、外部端子51は信号ピア65及び内層信号線路60を経由して、バイアス/制御信号用バッド50と電気的に接続されている。高周波パッケージ2の表層においては、マイクロストリップ線路45、バイアス/制御信号用パッド50及びその周囲の誘電体56以外は、バイアスまたは制御信号に、高周波信号が結合するのを抑圧するため、グランドパターン(図10では、側縁部表層グランドパターン57のみが示されている)を設けている。側縁部表層グランドパターン57は、グランドピア81、75bなどを介して内層接地導体70(図7参照)に接続されている。ここで、この高周波パッケージ2においては、前述したように、キャビティ40の側壁55は、多層誘電体基板23の誘電体が露出されている。

### [0051]

高周波半導体43で使用された高周波信号は、例えばワイヤ44によってマイクロストリップ線路45に接続され、フィードスルー42等によって他のキャビティ40内の高周波半導体43を駆動あるいは制御するためのバイアス/制御信号は、外部端子51から信号ピア65及び内層信号線路60を経由してバイアス/制御信号用バッド50を通り、このバイアス/制御信号用バッド50からワイヤ44を経由して高周波半導体43に印加される。高周波バッケージ2に設けられたグランドパターンやグランドピアは、高周波半導体43あるいはマイクロストリップ線路45から空間に放射される高周波信号成分が、バイアス/制御信号に結合するのを抑圧する。

#### [0052]

つぎに、上述した特徴的な構成(b)について詳述する。図11および図12に示すように、多層誘電体基板23内におけるキャビティ40の側壁55の近傍に、複数の側壁グランドビア81が奥行き方向Kに並べられている1列の側壁グランドビア列82を設ける。そして、この側壁グランドビア列82と、信号ビア65を挟んで側壁グランドビア列82から最短距離にある複数のグランドビア75bで構成されるグランドビア列84との間隔を、高周波パッケージ2内にて使用する高周波信号の実効波長 $\lambda$ gの1/2未満の値として設定している。また、各グランドビア列82, 84における隣接するグランドビアの間隔 t も $\lambda$ g/2未満の値として設定している。

## [0053]

これに対し、図13は、キャピティ40を構成する側壁55の付近に側壁グランドピア列82を設けない場合の構成を示すものである。図13のように、側壁グランドピア列82を設けない場合、側壁55が高周波的には磁気壁として動作するため、磁気壁を最大電界値の対称軸とした図13に示したような電界分布が発生する。ここで、側壁55からグランドピア列84までの距離をLaとすると、半波長が2La以下の波長成分は奥行き方向Kに通過可能となり、半波長が2Laより長い波長成分のみ奥行き方向Kに通過不可能となる。

#### [0054]

したがって、図13のように、 $La \ge \lambda \ell / 4$ である場合は、実効波長  $\lambda \ell$  の高周波成分は奥行き方向 K に通過可能となる。このため、図13に示すように、側壁55の付近に側壁グランドピア列82を設けずかつ側壁55からグランドピア列84までの距離が、上記

大刈収取 / 8 20 1 / す以上の 3 物口は、 脚室 3 3 の 3 いは ハ 1 / ヘ/ 剛脚 16 7 四 ハ ット 3 0 の 周囲の 誘電体 5 6 などを介して進入した 高周波成分が キャビティ 側縁部 7 1 内で結合し、これが 奥行き方向 K に 通過して バイアス / 制御信号に結合し、信号 ピア 6 5 、 内層信号線路 6 0 、外部端子 5 1 を介して漏洩することになる。

### [0055]

しかし、図11および図12に示す構成では、まずグランドビア列82,84における 隣接するグランドビアの間隔 t を λ g/2 未満の値として設定している。これにより、隣 接するグランドビア81,81 (あるいは75b,75b) がそれぞれカットオフ導波管 として働き、側壁55からの高周波成分の進入を抑制することができる。

#### [0056]

さらに、2011 および2012 に示す構成では、側壁 グランドピア列 8 2 と グランドピア列 8 4 との間隔を、上記実効波長  $\lambda$  8 の 1 1 2 未満の値として設定している。このため、側壁 グランドピア列 8 2 と グランドピア列 8 4 との間の部分がカットオフ導波管として働き、その通過特性は、2014 の曲線 100 で示すように、ハイバスフィルタのような特性を示し、周波数 100 の付近および 100 化周波領域での通過量を少なくすることができる。

### [0057]

図14は、図12の構成において、側壁グランドピア列82とグランドピア列84との間隔を高周波信号の実効波長 $\lambda$ gの1/2未満の値とした場合と、1/2以上にした場合、さらに図13に示すように、側壁グランドピア列82を配設しない場合であってかつLa $≧ \lambda$ g/4である場合と、La $≦ \lambda$ g/4とした場合における、キャピティ側縁部71での奥行き方向Kへの高周波信号成分の通過特性を示すものである。破線で示す曲線aは、図12の構成において側壁グランドピア列82とグランドピア列84との間隔を実効波長 $\lambda$ gの1/2以上にした場合、あるいは図13に示すように側壁グランドピア列82を配設しない場合であってかつLa $≦ \lambda$ g/4である場合に対応している。実線で示す曲線bは、図12の構成において、側壁グランドピア列82とグランドピア列84との間隔を高周波信号の実効波長 $\lambda$ gの1/2未満の値とした場合、あるいは図13に示すように側壁グランドピア列82を配設しない場合であってかつLa $\{\lambda\}$ g/4である場合(図23に示す構成)に対応している。

# [0058]

図14において、f0は高周波パッケージ2内にて使用する高周波信号の実効波長 $\lambda$ 8に対応する周波数であり、レーダ装置1から送信される送信波の周波数が76 G H z であるとすると、f0=76 G H z である。図14の曲線aに示すように、側壁グランドビア列82を配設せずかつLa $\geq \lambda$ 8/4 である場合、あるいは図12に示すように側壁グランドビア列82を配設するが側壁グランドビア列82とグランドビア列84との間隔が実効波長 $\lambda$ 8の1/2以上ある場合は、高周波信号の実効波長 $\lambda$ 8に対応する周波数f0 での奥行き方向Kへの通過量は大きい。

#### [0059]

しかし、図11 あるいは図12に示すように、側壁グランドビア列82とグランドビア列84との間隔を高周波信号の実効波長 $\lambda g$ の1/2未満の値とした場合は、前述したように、その奥行き方向Kへの通過特性は、図14 の曲線b で示すように、ハイパスフォルタのような特性を示し、周波数f0 の付近およびf0 より低周波領域での通過量が少なすることができる。したがって、バイアス/制御信号用バッド50 の周囲の誘電体56 にはキャビティ40 の側壁55 などを介して不要波が多層誘電体基板23 内に進入ビアもにはキャビティ40 の側壁55 などを介して不要波が多層誘電体基板23 内に進入ビアも55 おるいは内層信号線路55 のの高周波信号の結合量を抑圧することができる。よれら信号ビア55 、内層信号線路55 の外部に放射される不要波を抑圧することができる。因みに、図55 には、側壁グランドビア列55 を配設した場合の、電界分布を示している。

### [0060]

また、この種のレーダ装置においては、発振信号を逓倍して送信信号を作ることが多い

### [0061]

なお、図12に示すように、バイアス/制御信号用バッド50の周囲には、誘電体56が露出されているが、この露出箇所における側壁55側に近い箇所には、側縁部表層グランドバターン57および側壁グランドピア81を形成しないようにしている。これは、この箇所に側縁部表層グランドバターン57および側壁グランドピア81を形成した場合、バイアス/制御信号用バッド50へのワイヤ44のワイヤボンディングの際、誤ってワイヤ44がこれらのグランドに接触する可能性があるためである。勿論、このような点を考しない場合は、バイアス/制御信号用バッド50の全周囲を側縁部表層グランドバターン57で覆いかつ側壁グランドピア81を設けるようにしたほうが、高周波成分の外部漏洩を抑制する面では好ましい。

#### [0062]

また、図10に示す高周波パッケージ2においては、奥行き方向Kに延びるマイクロストリップ線路45が設けられており、マイクロストリップ線路45の両側に位置するキャビティ側縁部71aでは、奥行き方向Kに垂直なJ方向への高周波成分の通過量を抑制する必要がある。この場合、マイクロストリップ線路45の両側には、グランドピア列74を形成することによって、J方向への高周波成分の漏れを抑えるようにしているので、キャビティ側縁部71aのK方向についての長さdを、実効波長~gによって特に規定する必要はない。

#### [0063]

(特徴的な構成(b)の変形態様1)

図15は図11の構成の変形態様1を示すものである。図15においては、複数の側壁グランドピア81は、縦に半割りしたような形状を呈し、キャピティ40を構成する側壁55に接して配置されている。

## [0064]

図15の場合においても、複数の側壁グランドピア81から成る側壁グランドピア列82と、グランドピア列84との間隔を、上記実効波長 $\lambda g$ の1/2未満の値として設定し、かつ各グランドピア列82, 84における隣接するグランドピアの間隔 t も $\lambda g$ /2未満の値として設定している。したがって、この図15の構成においても、キャピティ40の側壁55への不要波の進入を抑圧するとともに、不要波の奥行き方向Kへの通過をは中することができ、たとえバイアス/制御信号用バッド50の周囲の誘電体56さらにはキャピティ40の側壁55などを介して不要波がキャピティ側縁部71内に進入したとしても信号ピア65あるいは内層信号線路60への高周波信号の結合を抑圧できる。このため、これら信号ピア65、内層信号線路60、外部端子51を経由して不要波が高周波バッケージ20外部に放射されることを抑圧することができる。

#### [0065]

(特徴的な構成(b)の変形態様2)

図16は図11の構成の変形態様2を示すものである。この図16の構成においては、キャビティ40を構成する側壁55をグランドバターン85で全面メタライズするようにしている。また、このグランドバターン85とグランドピア列84との間隔を、上記実効波長 $\lambda$ 8の1/2未満の値として設定し、かつ各グランドピア列84における隣接するグランドピアの間隔 15に示す構成においては、キャビティ40の側壁15への不要波の進入を完全に抑圧することができる。また、バイアス/制御信号用バッド15の周囲の誘電体156などを介しても信号ピア15の高間波信号の結合量を抑圧でき、これら信号ピア155、内層信号線路160、外部端175にを経由して不要波が高間波バッケージ170の外部に放射されることを抑圧することができる。

 $\mathbf{L} \cup \cup \cup \cup \mathbf{J}$ 

つぎに、上述した特徴的な構成(c)について詳述する。図11および図17に示すように、バイアス/制御信号用バッド50に接続される内層信号線路60には、上記実効波長 $\lambda$ 8の $1/4\pm10$ %の長さを有する先端開放線路(オープンスタブ)83を設けるようにしている。このようなオープンスタブ83を設けることにより、キャビティ40の側壁55あるいはバイアス/制御信号用バッド50の周囲の誘電体56などを介して信号ビア65あるいは内層信号線路60に結合した高周波線分がオープンスタブ83より先の内層信号線路60まで通過することを抑圧し、これにより外部端751を介した外部への高周波成分の漏洩を抑圧する。

[0067]

これに対し、図18に示すように、内層信号線路60に先端開放線路83を設けないようにした場合、信号ピア65あるいは内層信号線路60に結合した高周波線分が内層信号 線路60を通過して外部端子51から外部へ漏洩することになる。

[0068]

図19は、バイアス/制御信号用バッド50~外部端子51間における高周波成分の通過特性を示しており、曲線cが図18のように先端開放線路83を設けない場合を、曲線dが図17に示すように実効波長入gの1/4±10%の長さを有する先端開放線路83を設ける場合を示している。図19の曲線cからも判るように、先端開放線路83を設けない場合は、全周波数帯域亘って通過量が多くなるため、信号ピア65あるいは内層信号線路60に高周波成分が結合した場合、外部までその高周波成分が漏洩する事になる。

[0069]

これに対し、実効波長  $\lambda$  gの 1 / 4 ± 1 0%の長さを有する先端開放線路 8 3 を設けた場合は、図 1 9の曲線 d からも判るように、バンドストップフィルタの機能が働き、高周波信号の実効波長  $\lambda$  gに対応する周波数 f 0 の近傍帯域において、通過量が極端に減らすことができる。このため、信号ピア 6 5 あるいは内層信号線路 6 0 に結合した高周波線分がオープンスタブ 8 3 より先の内層信号線路 6 0 まで通過することを抑止することができ、これにより外部への高周波成分の漏洩を抑圧する事が可能となる。

[0070]

このようにこの実施の形態1によれば、上記した特徴的な構成(a)~(c)を備えるようにしているので、高周波パッケージ2の内部で高周波成分のシールド処理を行うことができ、これにより高周波パッケージの外部への高周波成分の漏洩を抑圧する事ができる。したがって、低コストで高周波シールド性能の高い高周波パッケージ、レーダモジュールさらにはレーダ装置を実現することができる。

[0071]

なお、上記実施の形態1では、多層誘電体基板23内に形成したキャピティ40内に高周波半導体43を収容する構成の高周波パッケージ2に本発明を適用するようにしたが、上記した特徴的な構成(a)~(c)は、キャピティ40を持たない多層誘電体基板23の表層に高周波半導体43を搭載するような構成の高周波パッケージ2にも適用することができる。

[0072]

実施の形態2.

この発明の実施の形態2を図20にしたがって説明する。実施の形態2においては、実施の形態1で用いた先端開放線路83を、複数の先端開放線路の組み合わせから成る低域通過フィルタ(ローパスフィルタ)86に変更している。図21は、この低域通過フィルタ86の通過特性を示すものであり、この低域通過フィルタ86によれば、高周波信号の実効波長  $\lambda$  gに対応する周波数 f 0 より低い所定の周波数 f 1以上の周波数成分をカットするようにしている。この低域通過フィルタ86は、実効波長  $\lambda$  gに近い値の複数の波長成分が多く存在する場合に有効である。

[0073]

この実施の形態2によれば、内層信号線路60に低域通過フィルタ86を設けるように

しているいで、后々なテリののいは門間后ケ豚町00に和ロレに同四収豚ファルータ = テン スタブ83より先の内層信号線路60まで通過することを抑圧することができ、これによ り外部への高周波成分の漏洩を抑圧する事が可能となる。

[0074]

実施の形態3.

この発明の実施の形態3を図22および図23にしたがって説明する。図22は実施の 形態3の高周波パッケージ2´を示すものであり、この高周波パッケージ2´においては 、先の図7に示した高周波パッケージ2の構成要素と同じ機能を達成する構成要素に関し ては、同一符号を付しており、重複する説明は省略する。

[0075]

図22に示す高周波パッケージ2´は、両面実装を行っており、多層誘電体基板23の 裏面にも高周波半導体(または高周波半導体に関連する電子回路)66を搭載している。 高周波半導体66は、キャリア22および裏面カバー67によってシールドされている。

[0076]

この実施の形態3の高周波パッケージ2´においては、キャピティ40を構成する側壁 55の近傍には、図12に示した側壁グランドピア81あるいは図16に示したグランド パターン85を設けてはおらず、側壁55は誘電体が露出された非接地状態にある。そし て、実施の形態3の高周波パッケージ2´においては、図22及び図23に示すように、 側壁55と、信号ピア65を挟んで側壁55から最短距離にある複数のグランドピア75 bで構成されるグランドピア列84との間隔を、高周波パッケージ2内にて使用する高周 波信号の実効波長入gの1/4未満の値として設定している。

[0077]

この構成の場合、側壁55は、先の図13の場合と同様、磁気壁として動作し、図13 に示したものと同様の電界分布をもつ。しかし、この構成の場合、側壁55とグランドビ ア列 8 4 との間隔 L b を、上記実効波長 λ gの l / 4 未満として設定しているので、実効 波長入『の高周波成分は奥行き方向Kには通過不可能となる。すなわち、実効波長入』の高 周波信号については、先の図14にも示したように、奥行き方向Kにカットオフとなる。

[0078]

このように、この実施の形態3においては、高周波信号は側壁55を介して多層誘電体 基板23内に進入することはできるが、奥行き方向Kへの通過は抑制することができる。 このため、信号ピア65あるいは内層信号線路60への高周波信号の結合量を抑圧するこ とかでき、信号ピア65、内層信号線路60、外部端子51を経由して不要波が高周波バ ッケージ2の外部に放射されることを抑圧することができる。

[0079]

実施の形態4.

この発明の実施の形態4を図24にしたがって説明する。この実施の形態4は、先の実 施の形態3の変形であり、多層誘電体基板23のキャビティ側縁部71の上面に形成した 側縁部表層グランドバターン57の一部を抜き、このグランド抜き部分87では誘電体を 露出するようにした点のみが実施の形態3と異なる。誘電体が露出された側壁55とグラ ンドビア列84との間隔Lbは、実効波長入gの1/4未満として設定されている。

[080]

グランド抜き部分87を設けるようにしているので、キャビティ側縁部71の内部で結 合した高周波成分をグランド抜き部分87を介してシールリング24およびカバー25で 囲まれた内部空間に放出することができる。すなわち、この場合はキャビティ側縁部71 の内部に進入してきた高周波成分をグランド抜き部分87を介して上に抜くようにしてい る。このように、実施の形態4では、キャピティ側縁部71の内部で結合した高周波成分 を内部空間に放出することが可能となるため、バイアスまたは制御信号への結合量をさら に減少させることができる。したがって、不要波が高周波パッケージの外部に放射される ことをさらに抑圧することができる。

[0081]

なわ、ノノンドIXさ叩がOIでルツ大心の心心エの同心区ハッノーンとのエアロリコ映縁部71に設けるようにしてもよい。

## [0082]

実施の形態5.

この発明の実施の形態5を図25、図26-1~図26-4にしたがって説明する。実施の形態5は、フリップチップ実装の高周波半導体(MMIC)90を搭載する高周波パッケージ91に、実施の形態1で説明した特徴的な構成(b)の発明を適用するようにしている。

## [0083]

図25に示すフリップチップ実装の高周波半導体90は、その底面に多数の金ポール(バンプ)92を有しており、これらバンプ92を介して高周波半導体90と多層誘電体基板23との間を接続する。図26-1は、高周波半導体90の裏面すなわちバンプ92の配列例を示すもので、この場合、白抜きで示す信号バンプ92aの周りに黒塗りで示すグランドバンプ92bが配置されている。

#### [0084]

接地されたキャリア22上には、多層誘電体基板23が形成されている。多層誘電体基板23上には、前述のシールリング24およびカバー25が形成されており、これらシールリング24およびカバー25によって高周波半導体90がシールドされている。高周波半導体90は、多層誘電体基板23表層に設けられた導体バッド94にフリップチップ実装される。多層誘電体基板23の各層には、実施の形態1で示した図7の高周波バッケージ2と同様、表層接地導体93、内層接地導体70および内層信号線路60が適宜形成されており、内層接地導体70、表層接地導体93およびキャリア22などの間をグランドビア75で接続している。また信号バンプ92aと外部端子51との間は、信号ビア65および内層信号線路60によって接続されている。

#### [0085]

図26-2(面A)は、高周波半導体90の直下における第1層表層のピア構造の一部を示すもので、信号バンブ92aおよびグランドバンブ92bの配置に対応して信号ピア65およびグランドピア75が配置されている。図26-3(面B)は、高周波半導体90の直下における第2層表層のピア構造の一部を示すもので、また図26-4(面C)は、高周波半導体90の直下における第3層表層のピア構造の一部を示すもので、面Cとして示す第3層表層には、内層信号線路60が形成されている。

#### [0086]

このような高周波半導体90を実装するに当たっては、図25および図26-2に示すように、信号ピア65を挟んだグランドピア75(グランドピア列)間の間隔D1,D2か、高周波パッケーシ91に搭載される高周波半導体90の実効波長入gの1/2未満となるように設定している。

#### [0087]

これにより、実施の形態5においては、信号ピア65さらには内層信号線路60に高周波成分が結合することを抑圧することができ、信号ピア65、内層信号線路60、外部端子51を経由して高周波成分が高周波パッケージ2の外部に放射されることを抑止することができる。

## [0088]

なお、フリップチップ実装の高周波パッケージに、上記した特徴的な構成(a)、(c)を適用するようにしてもよい。

# 【産業上の利用可能性】

#### [0089]

以上のように、本発明にかかる高周波パッケージ、レーダモジュールおよびレーダ装置は、ミリ波帯、マイクロ波帯の電磁波を使用し、前方の車両との距離、相対速度の検知によって、クルーズコントロールや衝突不可避時のドライバーへの被害軽減などの安全性対策に適用されるFM-CWレーダに有用である。

#### 【凶叫ツ阆半な武叨】

[0090]


- 【図1】この発明を適用するFM-CWレーダの機能ブロック図である。
- 【図2】この発明を適用するFM-CWレーダの外観を示す斜視図である。
- 【図3】図2の1-1断面図である。
- 【図4】レーダモジュールの外観を示す斜視図である。
- 【図 5 】実施の形態 1 の高周波パッケージの平面図である。
- 【図6】図5のB-B断面を示す概略図である。
- 【図7】高周波パッケージの多層誘電体基板のピア構造を詳細に示す断面図である。
- 【図8-1】図7の多層誘電体基板の面Aの状態を示す図である。
- 【図8-2】図7の多層誘電体基板の面Bの状態を示す図である。
- 【図8-3】図7の多層誘電体基板の面Cの状態を示す図である。
- 【図8-4】図7の多層誘電体基板の面Dの状態を示す図である。
- 【図9】内層信号線路、内層接地導体、グランドピア、信号ピアなどの配置パターン例を示す平面図である。
- 【図10】高周波パッケージの簡略内部構成を示す斜視図である。
- 【図11】図10の一部拡大図である。
- 【図12】図11の一部拡大図である。
- 【図13】従来技術を示す図である。
- 【図14】高周波成分の奥行き方向への通過特性を示す図である。
- 【図15】実施の形態1の変形形態を示す斜視図である。
- 【図16】実施の形態1の他の変形形態を示す斜視図である。
- 【図17】図11の一部拡大図である。
- 【図18】従来技術を示す図である。
- 【図19】バイアスパッド~外部端子間の通過特性を示す図である。
- 【図20】実施の形態2の高周波パッケージの一部拡大図である。
- 【図21】実施の形態2のLPFの通過特性を示す図である。
- 【図22】実施の形態3の高周波パッケージを示す断面図である。
- 【図23】実施の形態3の高周波パッケージの一部拡大図である。
- 【図24】実施の形態4の高周波パッケージの一部拡大図である。
- 【図25】実施の形態5の高周波パッケージを示す断面図である。
- 【図26-1】実施の形態5の高周波パッケージに搭載される高周波半導体の裏面を示す図である。
- 【図26-2】図25の多層誘電体基板の面Aの状態を示す図である。
- 【図26-3】図25の多層誘電体基板の面Bの状態を示す図である。
- 【図26-4】図25の多層誘電体基板の面Cの状態を示す図である。


## 【符号の説明】


## [0091]


- 1 レーダ装置
- 2, 2 ´, 9 1 高周波パッケージ
- 3 制御回路
- 4 マイコン
- 5 ビデオアンプ
- 6 レーダモジュール
- 7 アンテナ基板
- 8 信号処理基板
- 10 ケーシング
- 12 レドーム
- 13 ケーブル
- 14 コネクタ


- 10 等仪目
- 17 導波管プレート
- 19 電子回路
- 21 モジュール制御基板
- 22 キャリア
- 23 多層誘電体基板
- 24 シールリング
- 25 カバー
- 29 電磁波吸収体
- 30 発振器
- 32 電力分配器
- 33 逓倍器
- 35 送信導波管端子
- 36 受信導波管端子
- 37 スイッチ
- 39 偶高調波ミクサ
- 40 キャピティ
- 42 フィードスルー
- 43,66,90 高周波半導体
- 41,44 717
- 45 マイクロストリップ線路
- 50 バイアス/制御信号用パッド
- 5 1 , 5 2 外部端子
- 53 グランド面
- 5 5 側壁
- 56,61 誘電体
- 57 側縁部表層グランドパターン
- 60 内層信号線路
- 65 信号ピア
- 70 内層接地導体
- 71,71a キャピティ側縁部
- 80 抵抗膜
- 81 側壁グランドビア
- 82 側壁グランドピア列
- 83 先端開放線路(オープンスタブ)
- 84 グランドピア列 (シールドピア列)
- 85 グランドパターン
- 86 低域通過フィルタ
- 87 グランド抜き部分
- 92 バンプ
- 92a 信号バンプ
- 92b グランドバンプ
- 93 表層接地導体
- 94 導体パッド
- λε 実効波長
























【図8-2】







[X8-4]










【図11】







【図13】







# 【図15】







【図17】







# 【図19】







# 【図21】










【図24】









【図26-2】





【図26-4】



【官规句】女形官

【要約】

【課題】外部への高周波成分の漏洩を高周波バッケージ内で抑止するようにして、低コス ・トで高周波シールド性能の高い高周波バッケージ、レーダモジュールおよびレーダ装置を 得ること。

【解決手段】多層誘電体基板23に、高周波半導体43のバイアス/制御信号用端子に接続され、電磁シールド部材24,25の内側に配設される信号ピア65と、電磁シールド部材24,25の外側に配設され、バイアス/制御信号用の外部端子51に接続される信号ピア65と、信号ピア間を接続する内層信号線路60と、信号ピア65および内層信号線路60の周囲に配される内層接地導体70と、内層接地導体70上であって、前記信号ピア65および内層信号線路60の周囲に配される複数のグランドピア75とを備えるとともに、内層信号線路60に、高周波半導体43で使用する高周波信号の実効波長の略1/4の長さを有する先端開放線路83を設ける。

【選択図】

図 7

0000006013 \* 19900824 新規登録 591031924

> 東京都千代田区丸の内2丁目2番3号 三菱電機株式会社

# Document made available under the **Patent Cooperation Treaty (PCT)**

International application number: PCT/JP05/005432

International filing date:

24 March 2005 (24.03.2005)

Document type:

Certified copy of priority document

Document details:

Country/Office: JP

Number:

2004-092043

Filing date: 26 March 2004 (26.03.2004)

Date of receipt at the International Bureau: 12 May 2005 (12.05.2005)

Remark:

Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)

